COMMON-GATE CONFIGURATION

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

b) Rangkaian simulasi

c) Video Simulasi

6. Download File

1.Pendahuluan [kembali]

Konfigurasi gerbang umum (common gate configuration) adalah salah satu konfigurasi dalam desain sirkuit terkait dengan transistor. Dalam konteks transistor, konfigurasi gerbang umum (common gate) umumnya mengacu pada transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)

Dalam konfigurasi gerbang umum, sinyal input diterapkan pada terminal gerbang (gate), sementara sinyal output diambil dari terminal sumber (source). Dengan kata lain, sinyal input dan output dibagi oleh terminal gerbang, yang berbeda dengan konfigurasi gerbang terbuka (common source) di mana sinyal output diambil dari terminal drain.

2. Tujuan [kembali]

- untuk memenuhi tugas mata kuliah elektronika

- dapat mengetahui cara kerja dari rangkaian Common gate configuration

- dan dapat mensimulasikan nya

3. Komponen [kembali]

Capacitor

Resistor

Sumber Tegangan

Transistor

4.Dasar Teori [kembali]

Common Gate Configurtion
konfigurasi di mana terminal gerbang dibumikan dan sinyal input biasanya diterapkan ke terminal sumber dan sinyal output diperoleh di terminal pembuangan seperti yang ditunjukkan pada gambar 7.25

Gambar 7.23

Persamaan jaringan dapat ditentukan dengan menggunakan Gambar 7.24. Menerapkan hukum tegangan Kirchhoff dalam arah yang ditunjukkan pada Gambar 7.24 akan menghasilkan

Menerapkan kondisi n ID = 0 mA ke Persamaan. 7.23 akan menghasilkan

Menerapkan kondisiVGS=0 V ke Persamaan. 7.23 akan menghasilkan

Garis beban yang dihasilkan muncul pada Gambar. 7.25 memotong kurva transfer untuk JFET seperti yang ditunjukkan pada gambar. Persimpangan yang dihasilkan menentukan arus operasi IDQ bekerja seperti yang juga ditunjukkan dalam jaringan. dan tegangan VD untuk jaring-bekerja seperti yang juga ditunjukkan dalam jaringan.

Menerapkan hukum tegangan Kirchhoff di sekitar loop yang berisi dua sumber, JFET dan resistorR,D Dan RS pada Gambar 7.23a dan Gambar 7.23b akan menghasilkan