common-gate configuration
1. Pendahuluan[kembali]
Konfigurasi gerbang umum (common gate configuration) adalah salah satu konfigurasi dalam desain sirkuit terkait dengan transistor. Dalam konteks transistor, konfigurasi gerbang umum (common gate) umumnya mengacu pada transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)
Dalam konfigurasi gerbang umum, sinyal input diterapkan pada terminal gerbang (gate), sementara sinyal output diambil dari terminal sumber (source). Dengan kata lain, sinyal input dan output dibagi oleh terminal gerbang, yang berbeda dengan konfigurasi gerbang terbuka (common source) di mana sinyal output diambil dari terminal drain.
Konfigurasi gerbang umum biasanya digunakan dalam beberapa aplikasi penguatan dan dapat memberikan karakteristik tegangan dan arus yang berbeda dibandingkan dengan konfigurasi gerbang terbuka. Ini adalah salah satu dari beberapa konfigurasi yang digunakan dalam desain sirkuit transistor untuk memenuhi kebutuhan aplikasi tertentu.
2. Tujuan[kembali]
- untuk memenuhi tugas mata kuliah elektronika
3. Alat dan Bahan[kembali]
A.Capacitor
Kapasitor adalah komponen elektronik yang menyimpan dan melepaskan energi dalam bentuk medan listrik.
C. sumber tegangan
D. transistor
Transistor adalah alat semikonduktor yang dipakai sebagai penguat, sebagai sirkuit pemutus dan penyambung arus, stabilisasi tegangan, dan modulasi sinyal. Transistor dapat berfungsi semacam kran listrik, di mana berdasarkan arus inputnya (BJT) atau tegangan inputnya (FET), memungkinkan pengaliran listrik yang sangat akurat dari sirkuit sumber listriknya.
4. Dasar Teori[kembali]
Common Gate Configurtion
Persamaan jaringan dapat ditentukan dengan menggunakan Gambar 7.24. Menerapkan hukum tegangan Kirchhoff dalam arah yang ditunjukkan pada Gambar 7.24 akan menghasilkan
Garis beban yang dihasilkan muncul pada Gambar. 7.25 memotong kurva transfer untuk JFET seperti yang ditunjukkan pada gambar. Persimpangan yang dihasilkan menentukan arus operasi IDQ bekerja seperti yang juga ditunjukkan dalam jaringan. dan tegangan VD untuk jaring-bekerja seperti yang juga ditunjukkan dalam jaringan.
Menerapkan hukum tegangan Kirchhoff di sekitar loop yang berisi dua sumber, JFET dan resistorR,D Dan RS pada Gambar 7.23a dan Gambar 7.23b akan menghasilkan
5. Percobaan[kembali]
a) Prosedur[kembali]
.Siapkan segala komponen yang di butuhkan
.Susun rangkaian sesuai panduan
.Sambungkan rangkaian dengan baterai untuk sumber tenaga
.Hidupkan rangkaian
.Apabila tidak terjadi eror,maka rangkaian selesai dibuat
b) Rangkaian simulasi [kembali]
1 rangkaian 7.23
Prinsip Kerja Common gate Common Gate Configuration yang dimana Arus Mengalir dari Baterai 1 Menuju Resistor dan menuju ke Drain lalu menuju ke Kaki Gate dan ke Source lalu Menuju Resistor dan Menuju Baterai 2 dan Menuju Ground
2 Rangkaian 7.24 persamaan jaringan untuk konfigurasi dari Gambar 7.23
3.Rangkaian 7.26
c) Video Simulasi [kembali]
Vidio Simulasi Rangkaian 7.23
6. Download File[kembali]
- file rangkaian 7.23 [download]
- file rangkaian 7.24 [download]
- file rangkaian 7.26 [download]
- file vidio rangkaian 7.23 [download]
- file vidio rangkaian 7.24 [download]
- file vidio rangkaian 7.26 [download]
- Download Datasheet Common Gate Configuration [download]
- Download Data sheet Transistor [download]
- Download Data sheet Resistor [download]
- download Data sheet Capasitor [download]
Komentar
Posting Komentar